IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Mutsumi MITARASHI

Serial No. NEW : Attn: APPLICATION BRANCH

Filed January 20, 2004 : Attorney Docket No. 2004-0081A

SEMICONDUCTOR INTEGRATED CIRCUIT

CLAIM OF PRIORITY UNDER 35 USC 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant in the above-entitled application hereby claims the date of priority under the International Convention of Japanese Patent Application No. 2003-012563, filed January 21, 2003, as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Mutsumi MYTAKÁSHI

Nils E. Pedersen

Registration No. 33,145

Attorney for Applicant

NEP/krg Washington, D.C. 20006-1021 Telephone (202) 721-8200 Facsimile (202) 721-8250 January 20, 2004

THE COMMISSION FRISAND TO CHARGE AND THE PROPERTY OF THE PROPE

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月21日

出 願 番 号

Application Number:

特願2003-012563

[ST.10/C]:

[JP2003-012563]

出願人 Applicant(s):

沖電気工業株式会社



2003年 7月 3日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

KT000482

【提出日】

平成15年 1月21日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H03K 19/0185

H03K 17/10

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

御手洗 睦

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100095957

【弁理士】

【氏名又は名称】

亀谷 美明

【電話番号】

03-5919-3808

【選任した代理人】

【識別番号】

100096389

【弁理士】

【氏名又は名称】 金本 哲男

【電話番号】

03-3226-6631

【選任した代理人】

【識別番号】

100101557

【弁理士】

【氏名又は名称】

萩原 康司

【電話番号】

03-3226-6631

【手数料の表示】

【予納台帳番号】 040224

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 半導体集積回路であって:

低電圧が印加される低電圧電源とグランド電圧との間の振幅を有する入力信号が印加され、低電圧電源により動作し、前記入力信号によって生成される第1の制御信号とその反転信号から成る第1の制御信号対と、第1の制御信号から生成される第2の制御信号とを出力する第1の制御回路部と;

前記第1の制御信号対が印加され,前記低電圧よりも高い高電圧と前記低電圧 との間の振幅を有する第1の信号を出力するレベル変換回路と;

前記第1の信号がゲートに印加され、前記高電圧電源と第1の出力ノードとの間に接続された第1のPチャネル型MOSトランジスタと、前記第1の信号がゲートに印加され、前記第1の出力ノードと前記低電圧電源との間に接続された第1のNチャネル型MOSトランジスタとを備え、前記第1の出力ノードに前記高電圧と前記低電圧との間の振幅を有する第2の信号を出力する第1のバッファ回路と;

前記第2の制御信号がゲートに印加され、前記低電圧電源と第2の出力ノードとの間に接続された第2のPチャネル型MOSトランジスタと、前記第2の制御信号がゲートに印加され、前記第2の出力ノードとグランドとの間に接続された第2のNチャネル型MOSトランジスタとを備え、前記第2の出力ノードに前記低電圧と前記グランド電圧との間の振幅を有する第3の信号を出力する第2のバッファ回路と;

前記第2の信号がソースに印加され、第3の出力ノードにドレインが接続された第3のPチャネル型MOSトランジスタと、前記第3の信号がソースに印加され、前記第3の出力ノードにドレインが接続された第3のNチャネル型MOSトランジスタとを備え、前記第3のPチャネル型MOSトランジスタ、および前記第3のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され前記第3の出力ノードより前記高電圧とグランド電圧の振幅を有する信号を外部に出力する過電圧保護回路と;

を備えたことを特徴とする、半導体集積回路。

【請求項2】 前記レベル変換回路の出力側に接続され、前記高電圧が印加される高電圧電源と前記低電圧電源の間で動作する、前記高電圧と前記低電圧との間の振幅を有する前記第1の信号を前記第1のバッファ回路に出力する前置バッファ回路を含むことを特徴とする、請求項1に記載の半導体集積回路。

【請求項3】 前記前置バッファ回路は,前記第1のバッファ回路に前記第 1の信号が入力されるタイミングを調整するものであることを特徴とする,請求 項2に記載の半導体集積回路。

【請求項4】 前記第1のバッファ回路における前記第1のPチャネル型M OSトランジスタのオン抵抗は前記過電圧保護回路における前記第3のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、

前記第2のバッファ回路における前記第2のNチャネル型MOSトランジスタのオン抵抗は前記過電圧保護回路における前記第3のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定したことを特徴とする,請求項1~3のいずれかに記載の半導体集積回路。

【請求項5】 前記第1のバッファ回路の前記第1のNチャネル型MOSトランジスタ,および前記過電圧保護回路の前記第3のNチャネル型MOSトランジスタのサブストレートをそれぞれのソース側に接続して,前記第2のNチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項1~4のいずれかに記載の半導体集積回路。

【請求項6】 前記過電圧保護回路の前記第3のPチャネル型MOSトランジスタのサブストレートをソース側に接続して、前記第1、第2のPチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする、請求項1~5のいずれかに記載の半導体集積回路。

【請求項7】 前記各Pチャネル型MOSトランジスタ,および前記各Nチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成されたことを特徴とする,請求項1~6のいずれかに記載の半導体集積回路。

【請求項8】 半導体集積回路であって:

低電圧が印加される低電圧電源とグランド電圧との間の振幅を有するデータ入

力信号,およびイネーブル信号が印加され,前記低電圧電源により動作し,前記 データ信号,および前記イネーブル信号によって生成される第1の制御信号とそ の反転信号から成る第1の制御信号対と,前記データ信号,および前記イネーブ ル信号によって生成される第2の制御信号とその反転信号から成る第2の制御信 号対と,第1の制御信号から生成される第3の制御信号と,第2の制御信号から 生成される第4の制御信号とを出力する第1の制御回路部と;

前記第1の制御信号対が印加され,前記低電圧よりも高い高電圧と前記低電圧 との間の振幅を有する第1の信号を出力する第1のレベル変換回路と;

前記第2の制御信号対が印加され、前記低電圧よりも高い高電圧と前記低電圧 との間の振幅を有する第2の信号を出力する第2のレベル変換回路と;

前記第1の信号がゲートに印加され、前記高電圧電源と第1の出力ノードとの間に接続された第1のPチャネル型MOSトランジスタと、前記第2の信号がゲートに印加され、前記第1の出力ノードと前記低電圧電源との間に接続された第1のNチャネル型MOSトランジスタとを備え、前記第1の出力ノードに前記高電圧と前記低電圧との間の振幅を有する第3の信号を出力する第1のバッファ回路と;

前記第3の制御信号がゲートに印加され、前記低電圧電源と第2の出力ノードとの間に接続された第2のPチャネル型MOSトランジスタと、前記第4の制御信号がゲートに印加され、前記第2の出力ノードとグランドとの間に接続された第2のNチャネル型MOSトランジスタとを備え、前記第2の出力ノードに前記低電圧と前記グランド電圧との間の振幅を有する第4の信号を出力する第2のバッファ回路と;

前記第3の信号がソースに印加され、第3の出力ノードにドレインが接続された第3のPチャネル型MOSトランジスタと、前記第4の信号がソースに印加され、前記第3の出力ノードにドレインが接続された第3のNチャネル型MOSトランジスタとを備え、前記第3のPチャネル型MOSトランジスタ、および前記第3のNチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され前記第3の出力ノードより前記高電圧とグランド電圧の振幅を有する信号を外部に出力する過電圧保護回路と;

を備えたことを特徴とする、半導体集積回路。

【請求項9】 前記第1のレベル変換回路の出力側に接続され、前記高電圧が印加される高電圧電源と前記低電圧電源の間で動作する、前記高電圧と前記低電圧との間の振幅を有する前記第1の信号を前記第1のバッファ回路に出力する前置バッファ回路を含むことを特徴とする、請求項8に記載の半導体集積回路。

【請求項10】 前記前置バッファ回路は,前記第1のバッファ回路に前記第1の信号が入力されるタイミングを調整するものであることを特徴とする,請求項9に記載の半導体集積回路。

【請求項11】 前記第1のバッファ回路における前記第1のPチャネル型MOSトランジスタのオン抵抗は前記過電圧保護回路における前記第3のPチャネル型MOSトランジスタのオン抵抗よりも大きく設定し、

前記第2のバッファ回路における前記第2のNチャネル型MOSトランジスタのオン抵抗は前記過電圧保護回路における前記第3のNチャネル型MOSトランジスタのオン抵抗よりも大きく設定したことを特徴とする、請求項8~10のいずれかに記載の半導体集積回路。

【請求項12】 前記第1のバッファ回路の前記第1のNチャネル型MOSトランジスタ,および前記過電圧保護回路の前記第3のNチャネル型MOSトランジスタのサブストレートをそれぞれのソース側に接続して,前記第2のNチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする,請求項8~11のいずれかに記載の半導体集積回路。

【請求項13】 前記過電圧保護回路の前記第3のPチャネル型MOSトランジスタのサブストレートをソース側に接続して、前記第1、第2のPチャネル型MOSトランジスタのサブストレートと分離したことを特徴とする、請求項8~12のいずれかに記載の半導体集積回路。

【請求項14】 前記各Pチャネル型MOSトランジスタ,および前記各Nチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成されたことを特徴とする,請求項 $8\sim1$ 3のいずれかに記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、異なる電源電圧によって動作するデジタル回路のインタフェースを とるための出力回路を用いた半導体集積回路に関する。

[0002]

【従来の技術】

MOSトランジスタの微細化が進むにつれて許容されるゲート酸化膜耐圧は下がってきており、0.35μm程度の微細プロセスでは3.3 V程度の電源電圧で動作し、さらに最先端の0.18μm程度の微細プロセスでは1.8 V程度の電源電圧が用いられる。従来、この0.18μmの微細プロセスでは3.3 V動作の回路とインタフェースをするために1.8 V程度の電源電圧が許容されるトランジスタと3.3 V程度の電源電圧が許容されるトランジスタの両方を形成して1.8 Vから3.3 Vへの信号レベル変換を行い、それを用いて出力回路を構成していた。

[0003]

(第1の従来技術)

図13は第1の従来技術として、特開平6-216752号公報に開示されたレベル変換回路の構成を示す回路図である。このレベル変換回路はゲート酸化膜耐圧が高電圧(5V)よりも低いMOSトランジスタだけを用いて低電圧電源系から高電圧電源系へのレベル変換を行うものである。同図に示すように、このレベル変換回路はMOSトランジスタ300~313からなるレベル変換部と、MOSトランジスタ314~317からなる出力部とで構成されている。レベル変換部は低電圧(VCC:3V)電源系の信号INを入力してノードN21、N22にレベル変換用信号を出力する。出力部は前記レベル変換部からの制御信号を受けて高電圧(VDD:5V)電源系の信号として0V~5Vの振幅を有する出力信号OUT1と、中間電位~5Vの振幅を有する出力信号OUT2と、0V~中間電位の振幅を有する出力信号OUT3とを出力するようになっている。

[0004]

出力イネーブル信号OE,およびその反転信号OEBには、各々Hレベル、L レベルが入力されている場合について説明する。入力信号 I NがL レベルになる とPMOS306,307がオンし、NMOS305,312がオフする。その結果、ノードN23、N24はHレベルになり、NMOS304がオンし、NMOS302のソース電位が下がり、NMOS302、PMOS301の電流経路が形成される。ノードN25はプルダウンされ、PMOS308がオンする。PMOS308がオンするとノードN21がHレベルになるとともに、PMOS309はオンしNMOS310のドレイン電位を高電位VDDまでプルアップする。また、ノードN24がHレベルになると、NMOS311は出力イネーブル信号EBがHレベルであるから、オンしており、ノードN22はHレベルになり、出力信号OUT3は0Vになる。ノードN21がHレベルになるとPMOS314はオフして出力信号OUT2は中間電位となる。出力信号OUT1は、出力信号OUT3が0VなのでNMOS316がオンして、0Vになる。

[0005]

一方,入力信号 I NがH レベルになると,NMOS305,312がオンし,PMOS306,307がオフして,ノードN22,N23の電位はプルダウンされ,NMOS317がオフする。ノードN24はNMOS311がオンなのでプルダウンされ,PMOS309,NMOS310の電流経路が形成される。そうしてノードN21がプルダウンされるとPMOS314がオンするとともに,PMOS300がオンしてノードN25がプルアップされる。そうして出力信号OUT1には5V,出力信号OUT2には5V,出力信号OUT3には中間電位が出力される。

[0006]

(第2の従来技術)

図14は第2の従来技術として、特許第3258229号公報に開示されたレベル変換回路の構成を示す回路図である。このレベル変換回路もゲート酸化膜耐圧が高電圧(5V)よりも低いMOSトランジスタだけを用いて低電圧電源系から高電圧電源系へのレベル変換を行うものである。同図に示すように、高電圧が印加される高電圧電源(VDD:5V)と出力ノードN1の間に直列接続されたPMOS11,12,ならびに出力ノードN1とグランドの間に直列接続されたNMOS13,14を有し、プルアップ用として機能するPMOS11のゲート

はノードN4に接続され、プルダウン用として機能するNMOS14のゲートに 前記髙電圧よりも低い低電圧(VCC:3V)とグランドとの間の振幅を有する 入力信号 I Nが印加され、PMOS12、およびNMOS13の各ゲートに低電 圧が共通して印加されるCMOS回路10と,前記高電圧電源VDDと出力ノー ドN3の間に接続されゲートがノードN4に接続されたPMOS31,および出 カノードN3と低電源電圧VCCとの間に接続され、СMOS回路10の出カノ ードN1にゲートが接続されるPMOS32を有する中間回路30と, 前記高電 圧電源VDDと出力ノードN4の間に接続されゲートがノードN3に接続された PMOS41,および出力ノードN4と低電源電圧VCCとの間に接続され、出 力信号OUT1がゲートに印加されるPMOS42を有する中間回路40と、前 記高電圧電源VDDと出力ノードN2の間に直列接続されたPMOS21, 22 ,ならびに出力ノードN2とグランドの間に直列接続されたNMOS23,24 を有し,プルアップ用として機能するPMOS21のゲートはノードN3に接続 され、プルダウン用として機能するNMOS24のゲートに前記入力信号INの 反転信号が印加され、PMOS22、およびNMOS23の各ゲートに低電圧V CCが共通して印加されるCMOS回路20とを備えた回路である。

[0007]

この回路の動作を以下に説明する。入力信号INが低電圧レベル(VCCレベル)である場合は、NMOS14がオンし、これによって、PMOS32がオンする結果、PMOS41、21もオンする。一方、入力信号の反転信号によりNMOS24がオフし、これによってPMOS42もオフする。したがって、高電圧レベル(VDDレベル)の出力信号がOUT1に出力される。この状態では、PMOS11、31、42とNMOS24がオフ状態なので直流電流パスは存在しない。一方、入力信号INが低電圧レベル(VCC)からグランドレベル(OVレベル)へ変化した場合は、NMOS24がオンし、これによってPMOS42がオンする結果、PMOS11、31もオンする。そして入力信号の反転信号によりNMOS14がオフし、これによってPMOS32もオフする。したがって、グランドレベル(OVレベル)の出力信号がOUT1に出力される。この状態では、PMOS21、41、32とNMOS14がオフ状態なので直流電流パ

スは存在しない。

[0008]

図15は、上記レベル変換回路を用いた3ステート出力回路の構成を示す回路図である。低電圧電源系の論理回路は、データ端子51、およびイネーブル端子52を有し、NANDゲート53、インバータ54、55、およびNORゲート56で構成されている。さらに、前記レベル変換回路の出力側にはプリバッファ回路60を介してメインバッファ回路70が接続されている。プリバッファ回路60はPMOS61、62にて構成され、高電圧(VDD)と低電圧(VCC)の間の振幅の信号をPMOS71に供給し、メインバッファ回路70は、PMOS71、72、およびNMOS73、74で構成され、その出力に接続された出力パッド80から集積回路の外部へ出力信号OUTを出力するようになっている

[0009]

イネーブル端子 5 2 にグランドレベル(0 V)が入力されると,PMOS71 のゲートには高電圧レベル(VDD)が印加され,また,NMOS74 のゲートにはグランドレベル(0 V)が印加され,出力信号OUT はハイインピーダンス状態になる。

[0010]

一方、イネーブル端子 5 2 に低電圧レベル(VCC)が印加され、かつデータ端子 5 1 に低電圧レベル(VCC)が印加されると、PMOS 7 1 のゲートには低電圧レベル(VCC)が印加され、NMOS 7 4 のゲートにはグランドレベル(OV)が印加され、出力信号 OUT は高電圧レベル(VDD)となる。

[0011]

また、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ端子51にグランドレベル(OV)が印加されると、PMOS71のゲートには高電圧レベル(VDD)が印加され、NMOS74のゲートには低電圧レベル(VCC)が印加され、出力信号OUTはグランドレベル(OV)となる。したがって、3ステートバッファ回路として機能する。

[0012]

【特許文献1】

特開平6-216752号公報

【特許文献2】

特許第3258229号公報

[0013]

【発明が解決しようとする課題】

しかしながら、上記従来の出力回路では次のような問題点があった。

つまり、低電圧電源で動作するトランジスタと高電圧電源の電圧レベルよりも 高いゲート酸化膜耐圧を有するトランジスタを、共に形成する必要があった。こ のため、ゲート酸化膜を厚くして、ゲート長を長くして高電圧に耐えるMOSト ランジスタを、出力回路に用いるために集積回路のチップ上に部分的に形成する ことになり、製造プロセスが複雑になるという問題点があった。

[0014]

また、第1の従来技術(図13)ではゲート酸化膜耐圧が高電圧電源レベルよりも低いトランジスタだけで出力回路を構成できる。しかし、PMOS314のゲート酸化膜耐圧を高電圧電源レベル(VDD)よりも低く抑えるためにPMOS309がオフしていく効果を利用してPMOS314のゲート電圧(ノードN21)の振幅を制限している。つまり、PMOS309のゲート電圧には電位VBが加えられているため、ノードN21の論理はLレベルであるが、電位は(VB+Vth)までしか下がらない。ただし、VthはPMOSのしきい値電圧の絶対値である。このPMOS309がオフしていきノードN21の電位が(VB+Vth)へ自然と安定する現象を用いているため高速な動作ができないという問題点がある。

[0015]

また、PMOS314のゲート電圧(ノードN21の電位)はVDD-(VB+Vth)となり、(VB+Vth)が3Vよりも高いとするとゲート電圧は低い値となる。したがって、出力部の負荷駆動能力が低下するという問題点もあった。また、出力信号OUT1が0Vから5Vに立ち上がる場合、つまり、NMOS317がオフし、PMOS314がオンしたとき、PMOS315のソース電

位は急峻にプルアップされるため、PMOS315のゲートーソース間電圧VgsはPMOS314に流れる電流に等しくなるような電圧になり、PMOS315のソースードレイン間には、VCC+Vgsの電圧がかかる。同様に、出力信号OUT1が5Vから0Vに立ち下がる場合、つまり、PMOS314がオフし、NMOS317がオンしたとき、NMOS316のソース電位は急峻にプルダウンされるため、NMOS316のゲートーソース間電圧VgsはNMOS317に流れる電流に等しくなるような電圧になり、NMOS316のソースードレイン間には、VCC+Vgsの電圧がかかる。したがって、低電圧電源系において推奨される電圧を超える電圧が過渡的にソースードレイン間に印加されるので、ホットキャリアによるデバイス性能劣化につながり、信頼性に劣るという問題もあった。

[0016]

また,第2の従来技術(図14,15)でもゲート酸化膜耐圧が高電圧電源レベルよりも低いトランジスタだけで出力回路を構成できる。しかしながら,以下のような問題点がある。

[0017]

イネーブル端子52に低電圧レベル(VCC)が印加され、データ端子51が低電圧レベル(VCC)からグランドレベル(OV)になると、PMOS71のゲート電圧は低電圧レベル(VCC)から高電圧レベル(VDD)になり、NMOS74のゲート電圧はグランドレベル(OV)から低電圧レベル(VCC)になり、出力信号OUTは高電圧レベル(VDD)からグランドレベル(OV)になる。このとき、出力パッド80につながる負荷を駆動するため、NMOS73のソースードレイン間電圧は、NMOS74に流れる電流と等しい電流がNMOS73に流れるようなゲートーソース電圧をVgsとして、(VDDーVCC+Vgs)となり、ソースードレイン間電圧は過渡的にVCC以上になることがある。同様にPMOS72のゲートーソース間電圧は、PMOS71に流れる電流と等しい電流がPMOS72に流れるようなゲートーソース電圧をVgsとして、(VCC+Vgs)程度となり、ソースードレイン間電圧は過渡的にVCC以上になる。したがって、低電圧電源系において推奨される電圧を超える電圧が過上になる。したがって、低電圧電源系において推奨される電圧を超える電圧が過

渡的にソースードレイン間に印加されるので、ホットキャリアによるデバイス性 能劣化につながり、信頼性に劣るという問題があった。

[0018]

また、出力ノードN3が立ち下がることにより、PMOS21のオン電流でPMOS22を経由して出力ノードN2をプルアップするので、2つのPMOS61、62を高電圧電源VDDと低電圧電源VCCの間に直列に接続して高電圧電源VDDにソースが接続されるPMOS61のゲートを出力ノードN3に、低電圧電源VCCにドレインが接続されるPMOS62のゲートを出力ノードN2に接続して後続の出力段を駆動するバッファ回路を構成した場合、PMOS62がまだオン状態のときにPMOS61がオン状態に入るので貫通電流が高電圧電源VDDから低電圧電源VCCに流れ、無駄な消費電力が増加するという問題点があった。半導体集積回路の出力段を駆動する場合、出力段の各トランジスタは通常、数100μmのゲート幅を有しており、これを駆動するバッファ回路の各トランジスタのゲート幅を小さくして貫通電流を小さくすると高速性が損なわれるという問題点もあった。

[0019]

本発明は、従来の半導体集積回路が有する上記問題点に鑑みてなされたものであり、本発明の目的は、高速に動作し、加えて負荷駆動能力の低下も抑えることの可能な、新規かつ改良された半導体集積回路を提供することである。

[0020]

【課題を解決するための手段】

上記課題を解決するため、本発明の第1の観点によれば、半導体集積回路であって、第1の制御回路部(50)と、レベル変換回路(11a)と、第1のバッファ回路(20)、第2のバッファ回路(40)、過電圧保護回路(70)とを備えたことを特徴とする半導体集積回路が提供される(請求項1)。

[0021]

第1の制御回路部(50)は、低電圧が印加される低電圧電源とグランド電圧 との間の振幅を有する入力信号が印加され、低電圧電源により動作し、入力信号 によって生成される第1の制御信号とその反転信号から成る第1の制御信号対と ,第1の制御信号から生成される第2の制御信号とを出力する。

[0022]

レベル変換回路(11a)は,第1の制御信号対が印加され,低電圧よりも高い高電圧と低電圧との間の振幅を有する第1の信号を出力する。

[0023]

第1のバッファ回路(20)は、第1の信号がゲートに印加され、高電圧電源と第1の出力ノードとの間に接続された第1のPチャネル型MOSトランジスタ(21)と、第1の信号がゲートに印加され、第1の出力ノードと低電圧電源との間に接続された第1のNチャネル型MOSトランジスタ(22)とを備え、第1の出力ノードに高電圧と低電圧との間の振幅を有する第2の信号を出力する。

[0024]

第2のバッファ回路(40)は、第2の制御信号がゲートに印加され、低電圧電源と第2の出力ノードとの間に接続された第2のPチャネル型MOSトランジスタ(41)と、第2の制御信号がゲートに印加され、第2の出力ノードとグランドとの間に接続された第2のNチャネル型MOSトランジスタ(42)とを備え、第2の出力ノードに低電圧とグランド電圧との間の振幅を有する第3の信号を出力する。

[0025]

過電圧保護回路(70)は、第2の信号がソースに印加され、第3の出力ノードにドレインが接続された第3のPチャネル型MOSトランジスタ(71)と、第3の信号がソースに印加され、第3の出力ノードにドレインが接続された第3のNチャネル型MOSトランジスタ(72)とを備え、第3のPチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され第3の出力ノードより高電圧とグランド電圧の振幅を有する信号を外部に出力する。

[0026]

かかる構成によれば、上記各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらに、従来技術(図13、

および図15)の出力段の構成に対して、第1のバッファ回路(20)の第1の Nチャネル型MOSトランジスタ(22)、および第2のバッファ回路(40)の第2のPチャネル型MOSトランジスタ(41)を付加したので、より高速に動作することが可能になり、さらに、出力信号OUTの変化時にかかる過電圧保護回路(70)の第3のPチャネル型MOSトランジスタ(71)、および第3のNチャネル型MOSトランジスタ(72)のソースードレイン間電圧を小さくできる。

[0027]

また、レベル変換回路(11a)の出力側に接続され、高電圧が印加される高電圧電源と低電圧電源の間で動作する、高電圧と低電圧との間の振幅を有する第1の信号を第1のバッファ回路(20)に出力する前置バッファ回路(30)を含むように構成することも可能である(請求項2)。この前置バッファ回路(30)は、第1のバッファ回路(20)に第1の信号が入力されるタイミングを調整することができる(請求項3)。

[0028]

かかる構成によれば、前置バッファ回路(30)をCMOSインバータで構成したため、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効果を利用した前述の第1の従来技術(図13)よりも高速に動作し、加えて負荷駆動能力の低下も抑えられる(図1、図2)。前置バッファ回路(30)を第1のバッファ回路(20)の前段に挿入した構成としたため、第2のバッファ回路(40)のオン・オフのタイミングに対して第1のバッファ回路(20)のオフ・オンのタイミングを設定できるので過電圧保護回路(70)を介して高電圧電源からグランドにパスをもつ貫通電流を小さくできる。

[0029]

上記課題を解決するため、本発明の第2の観点によれば、半導体集積回路であって、第1の制御回路部(50)と、第1のレベル変換回路(11)と、第2のレベル変換回路(12)と、第1のバッファ回路(20)と、第2のバッファ回路(40)と、過電圧保護回路(70)とを備えたことを特徴とする半導体集積回路が提供される(請求項8)。

[0030]

第1の制御回路部(50)は、低電圧が印加される低電圧電源とグランド電圧 との間の振幅を有するデータ入力信号、およびイネーブル信号が印加され、低電 圧電源により動作し、データ信号、およびイネーブル信号によって生成される第 1の制御信号とその反転信号から成る第1の制御信号対と、データ信号、および イネーブル信号によって生成される第2の制御信号とその反転信号から成る第2 の制御信号対と、第1の制御信号から生成される第3の制御信号と、第2の制御 信号から生成される第4の制御信号とを出力する。

[0031]

第1のレベル変換回路(11)は,第1の制御信号対が印加され,低電圧より も高い高電圧と低電圧との間の振幅を有する第1の信号を出力する。

[0032]

第2のレベル変換回路(12)は、第2の制御信号対が印加され、低電圧より も高い高電圧と低電圧との間の振幅を有する第2の信号を出力する。

[0033]

第1のバッファ回路(20)は、第1の信号がゲートに印加され、高電圧電源と第1の出力ノードとの間に接続された第1のPチャネル型MOSトランジスタ(21)と、第2の信号がゲートに印加され、第1の出力ノードと低電圧電源との間に接続された第1のNチャネル型MOSトランジスタ(22)とを備え、第1の出力ノードに高電圧と低電圧との間の振幅を有する第3の信号を出力する。

[0034]

第2のバッファ回路(40)は、第3の制御信号がゲートに印加され、低電圧電源と第2の出力ノードとの間に接続された第2のPチャネル型MOSトランジスタ(41)と、第4の制御信号がゲートに印加され、第2の出力ノードとグランドとの間に接続された第2のNチャネル型MOSトランジスタ(42)とを備え、第2の出力ノードに低電圧とグランド電圧との間の振幅を有する第4の信号を出力する。

[0035]

過電圧保護回路(70)は,第3の信号がソースに印加され,第3の出力ノー

ドにドレインが接続された第3のPチャネル型MOSトランジスタ(71)と、第4の信号がソースに印加され、第3の出力ノードにドレインが接続された第3のNチャネル型MOSトランジスタ(72)とを備え、第3のPチャネル型MOSトランジスタの各ゲートに低電圧が共通に印加され第3の出力ノードより高電圧とグランド電圧の振幅を有する信号を外部に出力する。

[0036]

かかる構成によれば、上記第1の観点にかかる半導体集積回路と同様な効果を有する3ステート出力回路を実現できる。さらに、出力がハイインピーダンス状態のとき、出力に高電圧レベル、またはグランドレベルの電位を印加すると、過電圧保護回路(70)によってクランプされた電圧が(ノードN6に)現れるので、(ノードN6に)低電圧電源で動作する入力回路を付加して入出力共用回路を構成することもできる。

[0037]

さらに、第1のバッファ回路(20)、および第2のバッファ回路(40)の各ゲートは各々、異なる信号によって駆動されるので、そのタイミングを調整することにより、貫通電流をより少なくするように設定できるので、より低消費電力な3ステート出力回路を実現できる。

[0038]

また,第1のレベル変換回路(11)の出力側に接続され,高電圧が印加される高電圧電源と低電圧電源の間で動作する,高電圧と低電圧との間の振幅を有する第1の信号を第1のバッファ回路(20)に出力する前置バッファ回路(30)を含むように構成することも可能である(請求項9)。この前置バッファ回路(30)は,第1のバッファ回路(20)に第1の信号が入力されるタイミングを調整することができる(請求項10)。

[0039]

かかる構成によれば、前置バッファ回路(30)をCMOSインバータで構成 したため、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効 果を利用した前述の第1の従来技術(図13)よりも高速に動作し、加えて負荷 駆動能力の低下も抑えられる(図1,図2)。前置バッファ回路(30)を第1のバッファ回路(20)の前段に挿入した構成としたため、第2のバッファ回路(40)のオン・オフのタイミングに対して第1のバッファ回路(20)のオフ・オンのタイミングを設定できるので過電圧保護回路(70)を介して高電圧電源からグランドにパスをもつ貫通電流を小さくできる。

[0040]

上記第1,第2の観点にかかる半導体集積回路において,以下の応用例が可能である。

[0041]

第1のバッファ回路(20)における第1のPチャネル型MOSトランジスタ (21)のオン抵抗は過電圧保護回路(70)における第3のPチャネル型MOSトランジスタ(71)のオン抵抗よりも大きく設定し、第2のバッファ回路(40)における第2のNチャネル型MOSトランジスタ(42)のオン抵抗は過電圧保護回路(70)における第3のNチャネル型MOSトランジスタ(72)のオン抵抗よりも大きく設定することも可能である(請求項4,11)。

[0042]

かかる構成によれば、各トランジスタのソースードレイン間に、過渡状態であってもソースードレイン間耐圧を超える電圧が加わらないため、許容ソースードレイン間耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。また、上記各トランジスタのゲート酸化膜には過渡状態であっても低電圧レベルを超える電圧が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで、より信頼性の高い半導体集積回路が構成できる。

[0043]

また、第1のバッファ回路(20)の第1のNチャネル型MOSトランジスタ (22)、および過電圧保護回路(70)の第3のNチャネル型MOSトランジスタ (72)のサブストレートをそれぞれのソース側に接続して、他のNチャネル型MOSトランジスタ (42) など)のサブストレートと分離することも可能である(請求項5、12)。

[0044]

かかる構成によれば、第1のNチャネル型MOSトランジスタ(22)、および第3のNチャネル型MOSトランジスタ(72)を基板から電気的に分離されたPウエル領域に形成し、他のNMOSのPウエルから分離して、各々のサブストレートをソースに接続したことによって、第1のNチャネル型MOSトランジスタ(22)、および第3のNチャネル型MOSトランジスタ(72)のゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、第1のNチャネル型MOSトランジスタ(72)のドレインとサブストレートで形成されるpn接合にかかる逆バイアス電圧を軽減できる。また、第1のNチャネル型MOSトランジスタ(22)の基板バイアス効果の影響を無くしたので、より高速な回路動作が期待できる。

[0045]

また,過電圧保護回路(70)の第3のPチャネル型MOSトランジスタ(71)のサブストレートをソース側に接続して,他のPチャネル型MOSトランジスタ(第1,第2のPチャネル型MOSトランジスタ(21,41)など)のサブストレートと分離することも可能である(請求項6,13)。

[0046]

かかる構成によれば、第3のPチャネル型MOSトランジスタ(71)を他のPMOSのNウエルから分離して、各々のサブストレートをソースに接続したことによって、第3のPチャネル型MOSトランジスタ(71)のゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、第3のPチャネル型MOSトランジスタ(71)のドレインとサブストレートで形成されるpn接合にかかる逆バイアス電圧を軽減できる。

[0047]

また,各Pチャネル型MOSトランジスタ,および各Nチャネル型MOSトランジスタは絶縁膜により分離された素子領域に形成することも可能である(請求項7,14)

[0048]

かかる構成によれば、SOI構造のMOSトランジスタを用いたことによって

、ボディ(サブストレート)をフローティング状態で使用でき、各MOSトランジスタのゲートとボディ(サブストレート)との電圧、ドレインと基板間の耐圧を考慮しなくてよい。また、ボディと基板の間の耐圧は後に説明するように、高電圧レベルVDDに対し十分大きいので、最先端の微細プロセスにおいてもより信頼性が高い半導体集積回路を製造できる。また、素子領域を完全酸化膜分離としたので、各MOSトランジスタのソース、およびドレインの寄生容量が低減され、より高速な回路動作が期待できる。さらに本実施の形態に用いたSOI構造の素子分離により、基板ノイズの低減や接合リーク電流の低減などにも効果がある。

[0049]

なお上記において、括弧書きで記した構成要素は、理解を容易にするため、後述の実施形態における対応する構成要素を記したに過ぎず、本発明がこれに限定されるものではない。

[0050]

【発明の実施の形態】

以下に添付図面を参照しながら、本発明にかかる半導体集積回路の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

[0051]

(第1の実施の形態)

図1は、第1の実施の形態にかかる出力回路の構成を示す回路図である。

この出力回路は、図1に示したように、論理回路50(本発明の第1の制御回路部の一例)と、レベル変換回路11a(本発明のレベル変換回路の一例)と、プリバッファ回路30(本発明の前置バッファ回路の一例)と、メインバッファ回路20(本発明の第1のバッファ回路の一例)と、メインバッファ回路40(本発明の第2のバッファ回路の一例)と、過電圧保護回路70(本発明の過電圧保護回路の一例)を備えて構成されている。以下、順に説明する。

[0052]

(論理回路50)

低電圧電源系の論理回路50はデータ端子51を有し、インバータ53、54 、55で構成されている。この論理回路50の出力が図2に示す構成のレベル変 換回路11aに接続されている。また、論理回路50の出力はメインバッファ回 路40に供給されている。

[0053]

(レベル変換回路11a)

レベル変換回路 1 1 a は論理回路 5 0 の出力を入力し,高電圧(VDD)と低電圧(VCC)の間の振幅の信号に変換して出力する。さらに,前記レベル変換回路 1 1 a の出力側にはプリバッファ回路 3 0 を介してメインバッファ回路 2 0 が接続されている。

[0054]

(プリバッファ回路30)

プリバッファ回路30はPMOS31,NMOS32にて構成され、高電圧(VDD)と低電圧(VCC)の間の振幅の信号をメインバッファ回路20のPMOS21,NMOS22のゲートに供給する。

[0055]

(メインバッファ回路20)

メインバッファ回路20は、PMOS21およびNMOS22で構成され、高電圧(VDD)と低電圧(VCC)の間の振幅の出力信号を過電圧保護回路70に供給する。

[0056]

(メインバッファ回路40)

メインバッファ回路40は、PMOS41およびNMOS42で構成され、グランドレベル(0V)と低電圧(VCC)の間の振幅の出力信号を過電圧保護回路70の一方の端子に供給する。

[0057]

(過電圧保護回路70)

過電圧保護回路70の出力信号OUTは、出力パッド80を介して集積回路の

外部へ出力するようになっており、ゲートに低電圧レベルが共通に印加され、ドレインが互いに接続されたPMOS71、およびNMOS72によって構成されている。

[0058]

上記構成において、プリバッファ回路30はインバータを形成し、PMOS31のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMOS32のサブストレートはグランドに接続される。同様にメインバッファ回路20はインバータを形成し、PMOS21のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMOS22のサブストレートはグランドに接続される。また、メインバッファ回路40はインバータを形成し、PMOS41のサブストレート(N型ウエル領域)は低電圧電源VCCに接続され、NMOS42のサブストレートはグランドに接続される。過電圧保護回路70のPMOS71のサブストレートはグランドに接続される。過電圧保護回路70のPMOS71のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMOS72のサブストレートはグランドに接続される。

[0059]

(レベル変換回路11a)

図2は、レベル変換回路11aの構成を示す回路図である。

レベル変換回路 1 1 a は、図 2 に示したように、インバータ 1 5 0 と、CM O S回路 1 1 0 と、中間回路インバータ 1 3 0 と、中間回路インバータ 1 4 0 と、CM O S回路 1 2 0 と、インバータ 1 6 0 と、PM O S 5 1 p と、PM O S 5 2 p を備えて構成されている。以下、順に説明する。

[0060]

(インバータ150)

インバータ150は、高電圧電源VDDと出力信号/OUTの間に接続されゲートがノードN104に接続されたPMOS151と、出力信号/OUTと低電圧電源VCCとの間に接続され、ゲートがノードN104に接続されたNMOS52を有する。

[0061]

(CMOS回路110)

CMOS回路110は、高電圧が印加される高電圧電源VDD(例えば3.3 V)と出力ノードN101との間に直列接続されたPMOS111,112と、出力ノードN101とグランドの間に直列接続されたNMOS113,114を有する。プルアップ用として機能するPMOS111のゲートはノードN104に接続され、プルダウン用として機能するNMOS114のゲートに高電圧VDDよりも低い低電圧VCC(例えば1.8V)とグランドとの間の振幅を有する入力信号INが印加され、PMOS112およびNMOS113の各ゲートに低電圧VCCが共通して印加される。

[0062]

(中間回路インバータ130)

中間回路インバータ130は、高電圧電源VDDと出力ノードN103の間に接続されゲートがノードN104に接続されたPMOS131と、出力ノードN103と低電圧電源VCCとの間に接続され、ゲートがノードN104に接続されたNMOS132を有する。

[0063]

(中間回路インバータ140)

中間回路インバータ140は、高電圧電源VDDと出力ノードN104の間に接続されゲートがノードN103に接続されたPMOS141と、出力ノードN104と低電圧電源VCCとの間に接続され、ゲートがノードN104に接続されたNMOS142を有する。

[0064]

(CMOS回路120)

CMOS回路120は、高電圧電源VDDと出力ノードN102の間に直列接続されたPMOS121、122と、出力ノードN102とグランドの間に直列接続されたNMOS123、124を有する。プルアップ用として機能するPMOS121のゲートはノードN103に接続され、プルダウン用として機能するNMOS124のゲートに入力信号INの反転信号/INが印加され、PMOS122、およびNMOS123の各ゲートに低電圧VCCが共通して印加される

[0065]

(インバータ160)

インバータ160は、高電圧電源VDDと出力信号OUTの間に接続されゲートがノードN103に接続されたPMOS161と、出力信号OUTと低電圧電源VCCとの間に接続され、ゲートがノードN103に接続されたNMOS162を有する。

[0066]

(PMOS151p)

PMOS151pは、CMOS回路110の出力ノードN101にゲートが接続されドレインがCMOS回路110のPMOS112のソースに接続されソースがノードN103に接続される。

[0067]

(PMOS152p)

PMOS152pは、ゲートがCMOS回路120のPMOS122のドレインに接続されドレインがCMOS回路120のPMOS122のソースに接続されソースがノードN104に接続される。

[0068]

上記構成において、中間回路インバータ130、140はラッチ回路を形成し、PMOS151p、152pを経由して書き込みが行われる。CMOS回路110のPMOS112およびNMOS113は、それぞれPMOS111およびNMOS114の過電圧保護用として設けられ、その各ゲートには低電圧電源が共通して印加される。PMOS111のサブストレート(N型ウエル領域)はPMOS112のサブストレートと共通して高電圧電源に接続され、NMOS113のサブストレートはNMOS114のサブストレートと共通してグランドに接続される。

[0069]

同様にCMOS回路120のPMOS122およびNMOS123は、それぞれPMOS121およびNMOS124の過電圧保護用として設けられ、その各ゲートには低電圧電源が共通して印加される。PMOS121のサブストレート

(N型ウエル領域)はPMOS122のサブストレートと共通して高電圧電源に接続され、NMOS123のサブストレートはNMOS124のサブストレートと共通してグランドに接続される。

[0070]

中間回路インバータ130のPMOS131のサブストレートは高電圧電源に接続され、NMOS132のサブストレートはグランドに接続される。

[0071]

同様に、中間回路インバータ140のPMOS141のサブストレートは高電 圧電源に接続され、NMOS142のサブストレートはグランドに接続される。

[0072]

PMOS151p, およびPMOS152pのサブストレートはそれぞれ高電圧電源に接続される。

[0073]

インバータ150のPMOS151のサブストレートは高電圧電源に接続され , NMOS152のサブストレートはグランドに接続される。

[0074]

同様に、インバータ160のPMOS161のサブストレートは高電圧電源に接続され、NMOS162のサブストレートはグランドに接続される。

[0075]

上記各PMOSトランジスタ,およびNMOSトランジスタのゲート酸化膜耐圧から制限される動作電圧は電圧VCC以上であり、かつ電圧(VDD-VCC)以上であり、電圧VDDよりも小さい値となっている。以下の説明では、VDD>VCC≧(VDD-VCC)の関係が成り立っているとして説明する。また、上記各PMOSトランジスタ、およびNMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベルVDDよりも大きく設定されている。

[0076]

(第1の実施の形態の動作)

データ端子51に低電圧レベル(VCC)が印加されると、インバータ53の

出力ノードN11はグランドレベル(0V)になり、その信号を入力とするインバータ54は出力ノードN12に低電圧レベル(VCC)を供給する。レベル変換回路11aの入力IN、および/IN(INの反転信号)はそれぞれノードN12、およびノードN11に接続され、レベル変換回路11aの出力OUTには高電圧レベル(VDD)が供給される。プリバッファ回路30の出力ノードN1は低電圧レベル(VCC)になり、ノードN12に入力が接続されるインバータ55の出力ノードN3はグランドレベル(0V)になる。メインバッファ回路20のPMOS21はオンし、NMOS22はオフする。メインバッファ回路40のPMOS41はオンし、NMOS42はオフする。過電圧保護回路70のPMOS71はオンして、NMOS72はオフする。したがって、出力信号OUTは高電圧レベル(VDD)になる。

[0077]

一方、データ端子51にグランドレベル(0V)が印加されると、インバータ53の出力ノードN11は低電圧レベル(VCC)になり、その信号を入力とするインバータ54は出力ノードN12にグランドレベル(0V)を供給する。レベル変換回路11aの出力OUTには低電圧レベル(VCC)が供給される。プリバッファ回路30の出力ノードN1は高電圧レベル(VDD)になり、ノードN12に入力が接続されるインバータ55の出力ノードN3は低電圧レベル(VCC)になる。メインバッファ回路20のPMOS21はオフし、NMOS22はオンする。メインバッファ回路40のPMOS21はオフし、NMOS22はオンする。過電圧保護回路70のPMOS71はオフして、NMOS72はオンする。したがって、出力信号OUTはグランドレベル(0V)になる。

[0078]

したがって、グランドレベル(OV)と低電圧レベル(VCC)の間の振幅の信号をグランドレベル(OV)と高電圧レベル(VDD)の間の振幅の信号に変換して出力する出力回路として機能する。

[0079]

メインバッファ回路40のPMOS41は出力信号OUTがグランドレベル(0V)から高電圧レベル(VDD)に変化するとき、過電圧保護回路70のNM

OS72を介して出力信号OUTの立ち上がりを加速するように働き、また、メインバッファ回路20のNMOS22は出力信号OUTが高電圧レベル(VDD)からグランドレベル(OV)に変化するとき、過電圧保護回路70のPMOS71を介して出力信号OUTの立ち下がりを加速するように働く。

[0080]

このような動作において、各MOSトランジスタのゲートとソースまたはドレインとの間に低電圧レベルVCC以上の電圧が印加されることはない。また、ゲートとサブストレートの間においても、上記NMOS22,32を除いて、低電圧レベルVCC以上の電圧が印加されることはない。MOSトランジスタがオンしてチャネルが形成されているときは、チャネルはソースと同電位になっているのでソースーサブストレート間電圧(VCC)によらずゲート酸化膜にはゲートーソース間電圧しかかからない。一方、MOSトランジスタがオフしてチャネルが形成されていないときには、ゲートーソース間電圧Vgsとソースーサブストレート間電圧Vsbの和、Vgs+Vsbの電圧がゲート酸化膜とゲート下の空乏層に分圧される。Vsbが増えると空乏層が広がり、ゲート酸化膜にかかる電圧はそれほど増加しない。以上の理由からVsbをかけてもゲート酸化膜にかかる最大電圧は従来と変わらずゲート酸化膜の信頼性は損なわれない。

[0081]

(第1の実施の形態の効果)

以上のように、第1の実施の形態によれば、上記各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらにプリバッファ回路をCMOSインバータで構成したため、ゲート電圧の振幅の制限にソースフォロアトランジスタのオフする効果を利用した前述の第1の従来技術(図13)よりも高速に動作し、加えて負荷駆動能力の低下も抑えられる。

[0082]

さらに、従来技術(図13,および図15)の出力段の構成に対して、メイン バッファ回路20のNMOS22,およびメインバッファ回路40のPMOS4 1を付加したので、より高速に動作することが可能になり、さらに、出力信号O UTの変化時にかかる過電圧保護回路70のPMOS71, およびNMOS72のソースードレイン間電圧を小さくできる。

[0083]

また、プリバッファ回路30をメインバッファ回路20の前段に挿入した構成としたため、メインバッファ回路40のオン・オフのタイミングに対してメインバッファ回路20のオフ・オンのタイミングを設定できるので過電圧保護回路70を介して高電圧電源からグランドにパスをもつ貫通電流を小さくできる。

[0084]

(第2の実施の形態)

第2の実施の形態は上記第1の実施の形態において、メインバッファ回路20のPMOS21のオン抵抗は過電圧保護回路70のPMOS71のオン抵抗よりも大きく設定し、同様にメインバッファ回路40のNMOS42のオン抵抗は過電圧保護回路70のNMOS72のオン抵抗よりも大きく設定した回路である。上記各PMOSトランジスタ、およびNMOSトランジスタのソースードレイン間耐圧から制限される動作電圧は、前記各MOSトランジスタのしきい値電圧の絶対値の最大値をVthとして、電圧(VCC+Vth)よりも十分大きく、かつ電圧(VDD-VCC+Vth)よりも十分大きく、電圧VDDよりも小さい値となっている。

[0085]

(第2の実施の形態の動作)

データ端子51がグランドレベル(OV)から低電圧レベル(VCC)に変化すると、インバータ53の出力ノードN11はグランドレベル(OV)になり、その信号を入力とするインバータ54は出力ノードN12に低電圧レベル(VCC)を供給する。レベル変換回路11aの入力IN、および/INはそれぞれノードN12、およびノードN11に接続され、レベル変換回路11aの出力OUTには高電圧レベル(VDD)が供給される。プリバッファ回路30の出力ノードN1は低電圧レベル(VCC)になり、ノードN12に入力が接続されるインバータ55の出力ノードN3はグランドレベル(OV)になる。メインバッファ回路20のPMOS21はオンし、NMOS22はオフする。

[0086]

メインバッファ回路40のPMOS41はオンし、NMOS42はオフする。 過電圧保護回路70のPMOS71のソース電位が上がることによりPMOS71がオンし、過電圧保護回路70のNMOS72は、出力信号OUTの電位が低電圧レベル(VCC)より十分低い間はまだオンしており、出力信号OUTの電位はグランドレベル(0V)から立ち上がっていく。このとき、メインバッファ回路20のPMOS21のオン抵抗は過電圧保護回路70のPMOS71のオン抵抗よりも大きく設定したのでPMOS71のゲートーソース間電圧はしきい値電圧Vthを少し超える程度であり、メインバッファ回路40のPMOS41からの電流で出力信号OUTがしきい値電圧Vthを少し超える程度のタイミングでメインバッファ回路20のPMOS21をオンするように設定すると過電圧保護回路70のPMOS71のソースードレイン間電圧は過渡的であっても低電圧レベル(VCC)程度に抑えることができる。このようにして、出力信号OUTは高電圧レベル(VDD)になる。

[0087]

一方、データ端子51が低電圧レベル(VCC)からグランドレベル(OV)に変化すると、インバータ53の出力ノードN11は低電圧レベル(VCC)になり、その信号を入力とするインバータ54は出力ノードN12にグランドレベル(OV)を供給する。レベル変換回路11aの入力IN、および/INはそれぞれノードN12、およびノードN11に接続され、レベル変換回路11aの出力OUTには低電圧レベル(VCC)が供給される。プリバッファ回路30の出力ノードN1は高電圧レベル(VDD)になり、ノードN12に入力が接続されるインバータ55の出力ノードN3は低電圧レベル(VCC)になる。メインバッファ回路20のPMOS21はオフし、NMOS22はオンする。メインバッファ回路40のPMOS41はオフし、NMOS42はオンする。過電圧保護回路70のNMOS72のソース電位が下がることによりNMOS72がオンし、過電圧保護回路70のPMOS71は、出力信号OUTの電位が低電圧レベル(VCC)より十分高い間はまだオンしており、出力信号OUTの電位は高電圧レベル(VDD)から立ち下がっていく。

[0088]

このとき、メインバッファ回路40のNMOS42のオン抵抗は過電圧保護回路70のNMOS72のオン抵抗よりも大きく設定したのでNMOS72のゲートーソース間電圧はしきい値電圧Vthを少し超える程度であり、メインバッファ回路20のNMOS22からの電流で出力信号OUTが高電圧レベル(VDD)からしきい値電圧Vthを少し超える程度下がるタイミングでメインバッファ回路40のNMOS42をオンするように設定すると過電圧保護回路70のNMOS72のソースードレイン間電圧は過渡的であっても低電圧レベルを超えない(VDD-VCC)程度に抑えることができる。このようにして、出力信号OUTはグランドレベル(OV)になる。

[0089]

上記のように、過電圧保護回路70のPMOS71、およびNMOS72のソースードレイン間には、過渡状態であっても低電圧レベル(VCC)程度の電圧が印加されるように構成した。

[0090]

(第2の実施の形態の効果)

以上のように、第2の実施の形態によれば、上記各トランジスタのソースードレイン間に、過渡状態であっても低電圧レベル超える電圧が加わらないため、許容ソースードレイン間耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。また、上記各トランジスタのゲート酸化膜には過渡状態であっても低電圧レベルを超える電圧が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで、より信頼性の高い出力回路が構成できる。

[0091]

(第3の実施の形態)

図3は第3の実施の形態を示す回路図であり、図1と共通の要素には同一の符号が付されている。第3の実施の形態は、上記第1の実施の形態、または第2の実施の形態において、プリバッファ回路30のNMOS32、メインバッファ20のNMOS22のサブストレートの接続構成をグランドから前記各NMOSの

ソースに換え、また、過電圧保護回路70のPMOS71のサブストレートの接続構成を高電圧電源VDDからそのソース(ノードN5)に接続を換え、過電圧保護回路70のNMOS72のサブストレートの接続構成をグランドからそのソース(ノードN6)に接続を換えた構成にしたものである。上記NMOS32、NMOS22、およびNMOS72は、P型基板上に形成されたディープNウエル領域に形成されたPウエル領域に形成され、電気的に基板と分離されたNMOSトランジスタとする。

[0092]

また、本実施の形態では、図2のレベル変換回路11aをレベル変換回路11 bに置き換えて構成している。図4は、レベル変換回路11bの構成を示す回路 図であり、図2のレベル変換回路11aと共通の要素には同一の符号が付されている。

[0093]

この図4に示したレベル変換回路11bは、図2に示したレベル変換回路11aにおいて、中間回路インバータ130のNMOS132、中間回路インバータ140のNMOS142、インバータ150のNMOS152、およびインバータ160のNMOS162のサブストレートの接続構成をグランドから各NMOSのソースに換え、PMOS151pのサブストレートの接続構成を高電圧電源VDDから出力ノードN103に接続を換え、PMOS152pのサブストレートの接続構成を高電圧電源VDDから出力ノードN104に接続を換えた構成にしたものである。上記NMOS132、NMOS142、NMOS152、およびNMOS162は、P型基板上に形成されたディープNウエル領域に形成されたPウエル領域に形成され、電気的に基板と分離されたNMOSトランジスタとする。

[0094]

(第3の実施の形態の動作)

回路動作は上記第1の実施の形態,および第2の実施の形態と同じである。 上記第1の実施の形態において,ゲートーサブストレートの電圧が高電圧レベル VDDであっても,ゲート酸化膜にかかる電圧は低電圧レベルVCC程度である ことを説明した。

[0095]

(第3の実施の形態の効果)

第3の実施の形態においてはNMOS32, NMOS22, およびNMOS72を基板から電気的に分離されたPウエル領域に形成し、また、PMOS71を他のPMOSのNウエルから分離して、各々ソースに接続したことによって、NMOS32, NMOS22, NMOS72およびPMOS71のゲート酸化膜への負荷がさらに軽減されるという効果が得られる。また、NMOS32, NMOS22, NMOS72およびPMOS71のドレインとサブストレートで形成されるPn接合にかかる逆バイアス電圧を軽減できる。また、NMOS32, およびNMOS22の基板バイアス効果の影響を無くしたので、より高速な回路動作が期待できる。

[0096]

本実施の形態に用いた3重ウエル構造などの素子分離技術は、基板ノイズの低減やリーク電流の低減などを目的として、微細プロセスを用いたLSIに採用されるようになってきており、数%のコスト高になるが、今後プロセスの微細化が進むにつれてますます採用されると期待され、本実施の形態の構成のためだけにプロセスが複雑になるようなことはない。

[0097]

(第4の実施の形態)

図5は第4の実施の形態を示す回路図であり、図1と共通の要素には同一の符号が付されている。第4の実施の形態は、上記第1の実施の形態、第2の実施の形態、または第3の実施の形態において、各MOSトランジスタを酸化膜で完全に分離されたシリコン領域に形成したものであって、SOI(SilliconOn Insulator)構造のトランジスタを用いて構成される。

[0098]

図1におけるバルクCMOSでのウエル領域(サブストレート)は、SOI構造ではボディ領域と呼ばれ、完全空乏型SOIでは、通常ボディはフローティング状態にして、3端子トランジスタとして表現される。また、部分空乏型SOI

ではボディはフローティング状態にして用いる場合と、バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合がある。バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合は図1、3に示した第1、または第3の実施の形態と同一に構成できる。図5はボディをフローティング状態にして用いる場合を示す。

[0099]

また、本実施の形態では、図2のレベル変換回路11aをレベル変換回路11 cに置き換えて構成している。図6は、レベル変換回路11cの構成を示す回路 図であり、図2のレベル変換回路11aと共通の要素には同一の符号が付されて いる。

[0100]

この図6に示したレベル変換回路11cは,図2に示したレベル変換回路11aにおいて,各MOSトランジスタを酸化膜で完全に分離されたシリコン領域に形成したものであって,SOI(Sillicon On Insulator)構造のトランジスタを用いて構成される。図2におけるバルクCMOSでのウエル領域(サブストレート)は,SOI構造ではボディ領域と呼ばれ,完全空乏型SOIでは,通常ボディはフローティング状態にして,3端子トランジスタとして表現される。また,部分空乏型SOIではボディはフローティング状態にして用いる場合と,バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合がある。バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合は図2に示したレベル変換回路11a,または図4に示したレベル変換回路11bと同一に構成できる。図6はボディはフローティング状態にして用いる場合を示す。

[0101]

(第4の実施の形態の動作)

回路動作は上記第1の実施の形態、および第2の実施の形態と同じである。 上記第1の実施の形態の説明において、バルクCMOSの各PMOSトランジスタ、および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベルVDDよりも大きく設定されていること を説明した。SOI構造のウエハは表面のシリコン層の下に100~500nm程度の厚さの酸化膜が埋め込み酸化膜として形成されて,各トランジスタの形成領域は互いに同程度の平面寸法の酸化膜で分離されている。したがって,バルクCMOSの各PMOSトランジスタ,および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧に相当する分離酸化膜の耐圧は少なくとも10V以上の耐圧が確保されている。

[0102]

(第4の実施の形態の効果)

第4の実施の形態においてはSOI構造のMOSトランジスタを用いたことによって、ボディ(サブストレート)をフローティング状態で使用でき、各MOSトランジスタのゲートとボディ(サブストレート)との電圧、ドレインと基板間の耐圧を考慮しなくてよい。また、ボディと基板の間の耐圧は先に説明したように、高電圧レベルVDDに対し十分大きいので、最先端の微細プロセスにおいてもより信頼性が高い半導体集積回路を製造できる。

[0103]

また、素子領域を完全酸化膜分離としたので、各MOSトランジスタのソース 、およびドレインの寄生容量が低減され、より高速な回路動作が期待できる。さ らに本実施の形態に用いたSOI構造の素子分離により、基板ノイズの低減や接 合リーク電流の低減などにも効果がある。

[0104]

(第5の実施の形態)

図7は第5の実施の形態を示す回路図であり、3ステート出力回路を構成する

この出力回路は、図7に示したように、論理回路50(本発明の第1の制御回路部の一例)と、第1のレベル変換回路11(本発明の第1のレベル変換回路の一例)と、第2のレベル変換回路12(本発明の第2のレベル変換回路の一例)と、プリバッファ回路30(本発明の前置バッファ回路の一例)と、メインバッファ回路20(本発明の第1のバッファ回路の一例)と、メインバッファ回路40(本発明の第2のバッファ回路の一例)と、過電圧保護回路70(本発明の過

電圧保護回路の一例)を備えて構成されている。以下、順に説明する。

[0105]

(論理回路50)

低電圧電源系の論理回路50はデータ端子51,イネーブル端子52を有し、2入力NANDゲート53,2入力NORゲート57,およびインバータ54,55,56,58,59で構成されている。2入力NANDゲート53はデータ端子51,およびイネーブル端子52を入力として、その出力信号はインバータ54の入力、およびレベル変換回路11の入力/INに供給され、インバータ54の入力、およびレベル変換回路11の入力/INに供給され、インバータ54の出力信号はインバータ55の入力、およびレベル変換回路11の入力INに供給される。2入力NORゲート53はデータ端子51、およびイネーブル端子52の信号の反転信号を入力として、その出力信号はインバータ58の入力、およびレベル変換回路12の入力INに供給され、インバータ58の出力信号はインバータ59の入力、およびレベル変換回路12の入力/INに供給される。また、論理回路50の出力はメインバッファ回路40に供給されている。

[0106]

(レベル変換回路11)

レベル変換回路 1 1 は論理回路 5 0 の出力を入力し、高電圧 (VDD) と低電圧 (VCC) の間の振幅の信号に変換して出力する。さらに、前記レベル変換回路 1 1 a の出力側にはプリバッファ回路 3 0 を介してメインバッファ回路 2 0 が接続されている。

[0107]

(レベル変換回路12)

レベル変換回路12は論理回路50の出力を入力し、高電圧(VDD)と低電圧(VCC)の間の振幅の信号に変換して出力する。さらに、前記レベル変換回路12の出力側にはメインバッファ回路20が接続されている。

[0108]

(プリバッファ回路30)

プリバッファ回路30はPMOS31,NMOS32にて構成され、高電圧(VDD)と低電圧(VCC)の間の振幅の信号をメインバッファ回路20のPM

OS21のゲートに供給する。

[0109]

(メインバッファ回路20)

メインバッファ回路20は、PMOS21およびNMOS22で構成され、高電圧(VDD)と低電圧(VCC)の間の振幅の出力信号を過電圧保護回路70に供給する。

[0110]

(メインバッファ回路40)

メインバッファ回路40は、PMOS41およびNMOS42で構成され、インバータ59の出力信号がメインバッファ回路40のNMOS42のゲートに供給され、メインバッファ回路40のPMOS41のゲートには、インバータ55の出力信号が供給され、グランドレベル(0V)と低電圧(VCC)の間の振幅の出力信号を過電圧保護回路70の一方の端子に供給する。

[0111]

(過電圧保護回路70)

過電圧保護回路70の出力信号OUTは、出力パッド80を介して集積回路の外部へ出力するようになっており、ゲートに低電圧レベルが共通に印加され、ドレインが互いに接続されたPMOS71、およびNMOS72によって構成されている。

[0112]

上記構成において、プリバッファ回路30はインバータを形成し、PMOS31のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMOS32のサブストレートはグランドに接続される。同様にメインバッファ回路20はインバータを形成し、PMOS21のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMOS22のサブストレートはグランドに接続される。また、メインバッファ回路40はインバータを形成し、PMOS41のサブストレート(N型ウエル領域)は低電圧電源VCCに接続され、NMOS42のサブストレート(N型ウエル領域)は低電圧電源VCCに接続され、NMOS71のサブストレート(N型ウエル領域)は高電圧電源VDDに接続され、NMO

S72のサブストレートはグランドに接続される。

[0113]

本実施の形態のレベル変換回路 1 1 , 1 2 は, 図 2 に示した回路構成からなる レベル変換回路 1 1 a を採用するものとする。

[0114]

上記各PMOSトランジスタ,およびNMOSトランジスタのゲート酸化膜耐圧から制限される動作電圧は電圧VCC以上であり,かつ電圧(VDD-VCC)以上であり,電圧VDDよりも小さい値となっている。以下の説明では、VDD>VCC≥(VDD-VCC)の関係が成り立っているとして説明する。

また、上記各PMOSトランジスタ、およびNMOSトランジスタを形成する 拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベルVDD よりも大きく設定されている。

[0115]

(第5の実施の形態の動作)

イネーブル端子52にグランドレベル(0V)が入力されると、レベル変換回路11の出力OUTは低電圧レベル(VCC)になり、プリバッファ回路30の出力ノードN1は高電圧レベル(VDD)になり、メインバッファ回路20のPMOS21はオフする。また、レベル変換回路12の出力OUTは低電圧レベル(VCC)になり、メインバッファ回路20のNMOS22はオフする。メインバッファ回路40のPMOS41のゲートは低電圧レベル(VCC)になるので、PMOS41はオフし、メインバッファ回路40のNMOS42のゲートはグランドレベル(0V)になるので、NMOS42はオフし、出力信号OUTはハイインピーダンス状態になる。このとき、出力信号OUTに高電圧レベルが印加されると、過電圧保護回路70のPMOS71はオンして、ノードN5は高電圧レベル(VDD)になり、ノードN6はNMOS72のしきい値電圧をVtnとして(VCC-Vtn)になる。また、出力信号OUTにグランドレベル(0V)が印加されると、過電圧保護回路70のNMOS72はオンして、ノードN6はグランドレベル(0V)になり、ノードN5はPMOS71のしきい値電圧をVtpとして(VCC+Vtp)になる。

[0116]

また、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ 端子51に低電圧レベル(VCC)が印加されると、2入力NANDゲート53 の出力ノードN11はグランドレベル(OV)になり、その信号を入力とするイ ンバータ54は出力ノードN12に低電圧レベル(VCC)を供給する。レベル 変換回路11の入力IN,および/INはそれぞれノードN12,およびノード N11に接続され、レベル変換回路11の出力〇UTには高電圧レベル (VDD)が供給され、プリバッファ回路30の出力ノードN1は低電圧レベル(VCC)になる。2入力NORゲート57の出力ノードN13はグランドレベル(0V)になり、その信号を入力とするインバータ58は出力ノードN14に低電圧レ ベル(VCC)を供給する。メインバッファ回路20のPMOS21はオンし、 NMOS22はオフする。ノードN12を入力とするインバータ55の出力ノー ドN3はグランドレベル(OV)になり,ノードN14を入力とするインバータ 59の出力ノードN4はグランドレベル(0V)になり,メインバッファ回路4 OのPMOS41はオンし、NMOS42はオフする。過電圧保護回路70のP MOS71はオンして、NMOS72はオフしていく。したがって、出力信号O UTは高電圧レベル(VDD)になる。

[0117]

一方、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ端子51にグランドレベル(OV)が印加されると、2入力NANDゲート53の出力ノードN11は低電圧レベル(VCC)になり、その信号を入力とするインバータ54は出力ノードN12にグランドレベル(OV)を供給する。レベル変換回路11の入力IN、および/INはそれぞれノードN12、およびノードN11に接続され、レベル変換回路11の出力OUTには低電圧レベル(VCC)が供給され、プリバッファ回路30の出力ノードN1は高電圧レベル(VDD)になる。2入力NORゲート57の出力ノードN13は低電圧レベル(VCC)になり、その信号を入力とするインバータ58は出力ノードN14にグランドレベル(OV)を供給する。メインバッファ回路20のPMOS21はオフし、NMOS22はオンする。ノードN12を入力とするインバータ55の出力ノー

ドN3は低電圧レベル(VCC)になり、ノードN14を入力とするインバータ 59の出力ノードN4は低電圧レベル(VCC)になり、メインバッファ回路4 0のPMOS41はオフし、NMOS42はオンする。過電圧保護回路70のN MOS72はオンして、PMOS71はオフしていく。したがって、出力信号O UTはグランドレベル(0V)になる。

[0118]

したがって、制御信号に応じてグランドレベル(OV)と低電圧レベル(VCC)の間の振幅の信号をグランドレベル(OV)と高電圧レベル(VDD)の間の振幅の信号に変換し、またハイインピーダンス状態を出力する3ステート出力回路として機能する。

[0119]

メインバッファ回路40のPMOS41は出力信号OUTがグランドレベル(0V)から高電圧レベル(VDD)に変化するとき、過電圧保護回路70のNMOS72を介して出力信号OUTの立ち上がりを加速するように働き、また、メインバッファ回路20のNMOS22は出力信号OUTが高電圧レベル(VDD)からグランドレベル(0V)に変化するとき、過電圧保護回路70のPMOS71を介して出力信号OUTの立ち下がりを加速するように働く。

[0120]

このような動作において、各MOSトランジスタのゲートとソースまたはドレインとの間に低電圧レベルVCC以上の電圧が印加されることはない。また、ゲートとサブストレートの間においても、上記NMOS22、32を除いて、低電圧レベルVCC以上の電圧が印加されることはない。MOSトランジスタがオンしてチャネルが形成されているときは、チャネルはソースと同電位になっているのでソースーサブストレート間電圧(VCC)によらずゲート酸化膜にはゲートーソース間電圧しかかからない。一方、MOSトランジスタがオフしてチャネルが形成されていないときには、ゲートーソース間電圧Vgsとソースーサブストレート間電圧Vsbの和、Vgs+Vsbの電圧がゲート酸化膜とゲート下の空乏層に分圧される。Vsbが増えると空乏層が広がり、ゲート酸化膜にかかる電圧はそれほど増加しない。以上の理由からVsbをかけてもゲート酸化膜にかか

る最大電圧は従来と変わらずゲート酸化膜の信頼性は損なわれない。

[0121]

(第5の実施の形態の効果)

以上のように、第5の実施の形態によれば、上記第1の実施の形態と同様な効果を有する3ステート出力回路を実現できる。また、メインバッファ回路20、および40の各ゲートは各々、異なる信号によって駆動されるので、そのタイミングを調整することにより、貫通電流をより少なくするように設定できるので、より低消費電力な出力回路を実現できる。

[0122]

さらに、出力がハイインピーダンス状態のとき、出力に高電圧レベル、またはグランドレベルの電位を印加すると、過電圧保護回路70によってクランプされた電圧がノードN6に現れるので、ノードN6に低電圧電源で動作する入力回路を付加して入出力共用回路を構成することもできる。

[0123]

(第6の実施の形態)

第6の実施の形態は上記第5の実施の形態において、メインバッファ回路20のPMOS21のオン抵抗は過電圧保護回路70のPMOS71のオン抵抗よりも大きく設定し、同様にメインバッファ回路40のNMOS42のオン抵抗は過電圧保護回路70のNMOS72のオン抵抗よりも大きく設定した回路である。上記各PMOSトランジスタ、およびNMOSトランジスタのソースードレイン間耐圧から制限される動作電圧は、前記各MOSトランジスタのしきい値電圧の絶対値の最大値をVthとして、電圧(VCC+Vth)よりも十分大きく、かつ電圧(VDD-VCC+Vth)よりも十分大きく、電圧VDDよりも小さい値となっている。

[0124]

イネーブル端子52にグランドレベル(OV)が入力されると、レベル変換回路11の出力OUTは低電圧レベル(VCC)になり、プリバッファ回路30の出力ノードN1は高電圧レベル(VDD)になり、メインバッファ回路20のPMOS21はオフする。また、レベル変換回路12の出力OUTは低電圧レベル

(VCC)になり、メインバッファ回路20のNMOS22はオフする。メインバッファ回路40のPMOS41のゲートは低電圧レベル(VCC)になるので、PMOS41はオフし、メインバッファ回路40のNMOS42のゲートはグランドレベル(0V)になるので、NMOS42はオフし、出力信号OUTはハイインピーダンス状態になる。

[0125]

また、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ 端子51に低電圧レベル(VCC)が印加されると、2入力NANDゲート53 の出力ノードN11はグランドレベル(OV)になり、その信号を入力とするイ ンバータ54は出力ノードN12に低電圧レベル(VCC)を供給する。レベル 変換回路11の入力IN, および/INはそれぞれノードN12, およびN11 に接続され、レベル変換回路11の出力OUTには高電圧レベル(VDD)が供 給され,プリバッファ回路30の出力ノードN1は低電圧レベル(VCC)にな る。2入力NORゲート57の出力ノードN13はグランドレベル(0V)にな り、その信号を入力とするインバータ58は出力ノードN14に低電圧レベル(VCC)を供給する。メインバッファ回路20のPMOS21はオンし、NMO S22はオフする。ノードN12を入力とするインバータ55の出力ノードN3 はグランドレベル(0V)になり,ノードN14を入力とするインバータ59の 出力ノードN4はグランドレベル(OV)になり、メインバッファ回路40のP MOS41はオンし、NMOS42はオフする。過電圧保護回路70のPMOS 71のソース電位が上がることによりPMOS71がオンし、過電圧保護回路7 0のNMOS72は,出力信号OUTの電位が低電圧レベル(VCC)より十分 低い間はまだオンしており、出力信号OUTの電位はグランドレベル(OV)か ら立ち上がっていく。

[0126]

このとき、メインバッファ回路20のPMOS21のオン抵抗は過電圧保護回路70のPMOS71のオン抵抗よりも大きく設定したのでPMOS71のゲートーソース間電圧はしきい値電圧Vthを少し超える程度であり、メインバッファ回路40のPMOS41からの電流で出力信号OUTがしきい値電圧Vthを

少し超える程度のタイミングでメインバッファ回路20のPMOS21をオンするように設定すると過電圧保護回路70のPMOS71のソースードレイン間電圧は過渡的であっても低電圧レベル(VCC)程度に抑えることができる。このようにして、出力信号OUTは高電圧レベル(VDD)になる。

[0127]

一方、イネーブル端子52に低電圧レベル(VCC)が印加され、かつデータ 端子51にグランドレベル(0V)が印加されると、2入力NANDゲート53 の出力ノードN11は低電圧レベル(VCC)になり、その信号を入力とするイ ンバータ54は出力ノードN12にグランドレベル(0V)を供給する。レベル 変換回路11の入力IN,および/INはそれぞれノードN12,およびノード N11に接続され、レベル変換回路11の出力OUTには低電圧レベル、(VC C) が供給され、プリバッファ回路30の出力ノードN1は高電圧レベル (VD) D) になる。2入力NORゲート57の出力ノードN13は低電圧レベル(VC C) になり、その信号を入力とするインバータ58は出力ノードN14にグラン ドレベル(0V)を供給する。メインバッファ回路20のPMOS21はオフし NMOS22はオンする。ノードN12を入力とするインバータ55の出力ノ ードN3は低電圧レベル(VCC)になり,ノードN14を入力とするインバー タ 5 9 の出力ノードN 4 は低電圧レベル(V C C)になり,メインバッファ回路 40のPMOS41はオフし、NMOS42はオンする。過電圧保護回路70の NMOS72のソース電位が下がることによりNMOS72がオンし、過電圧保 護回路70のPMOS71は,出力信号OUTの電位が低電圧レベル(VCC) より十分高い間はまだオンしており、出力信号OUTの電位は高電圧レベル(V DD)から立ち下がっていく。

[0128]

このとき、メインバッファ回路40のNMOS42のオン抵抗は過電圧保護回路70のNMOS72のオン抵抗よりも大きく設定したのでNMOS72のゲートーソース間電圧はしきい値電圧Vthを少し超える程度であり、メインバッファ回路20のNMOS22からの電流で出力信号OUTが高電圧レベル(VDD)からしきい値電圧Vthを少し超える程度下がるタイミングでメインバッファ

回路40のNMOS42をオンするように設定すると過電圧保護回路70のNMOS72のソースードレイン間電圧は過渡的であっても低電圧レベルを超えない (VDD-VCC) 程度に抑えることができる。このようにして、出力信号OUTはグランドレベル(OV)になる。

[0129]

上記のように、過電圧保護回路70のPMOS71、およびNMOS72のソースードレイン間には、過渡状態であっても低電圧レベル(VCC)程度の電圧が印加されるように構成した。

[0130]

(第6の実施の形態の効果)

以上のように、第6の実施の形態によれば、第2の実施の形態と同様な効果を有する3ステート出力回路を構成できる。また、メインバッファ回路20、および40の各ゲートは各々、異なる信号によって駆動されるので、そのタイミングを調整することにより、貫通電流をより少なくするように設定できるので、より低消費電力な出力回路を実現できる。

[0131]

(第7の実施の形態)

図8は第7の実施の形態を示す回路図であり、図3と共通の要素には同一の符号が付されている。第7の実施の形態は、上記第5の実施の形態、または第6の実施の形態において、プリバッファ回路30のNMOS32、メインバッファ20のNMOS22のサブストレートの接続構成をグランドから前記各NMOSのソースに換え、また、過電圧保護回路70のPMOS71のサブストレートの接続構成を高電圧電源VDDからそのソース(ノードN5)に接続を換え、過電圧保護回路70のNMOS72のサブストレートの接続構成をグランドからそのソース(ノードN6)に接続を換えた構成にしたものである。上記NMOS32、NMOS22、およびNMOS72は、P型基板上に形成されたディープNウエル領域に形成されたPウエル領域に形成され、電気的に基板と分離されたNMOSトランジスタとする。

[0132]

本実施の形態のレベル変換回路 1 1, 1 2 は, 図 4 に示した回路構成からなる レベル変換回路 1 1 b を採用するものとする。

[0133]

(第7の実施の形態の動作)

回路動作は上記第5の実施の形態、および第6の実施の形態と同じである。 上記第1、または第5の実施の形態において、ゲートーサブストレートの電圧が 高電圧レベルVDDであっても、ゲート酸化膜にかかる電圧は低電圧レベルVC C程度であることを説明した。

[0134]

(第7の実施の形態の効果)

第7の実施の形態においては第3の実施の形態と同様な効果を有する3ステート出力回路を構成できる。また、メインバッファ回路20、および40の各ゲートは各々、異なる信号によって駆動されるので、そのタイミングを調整することにより、貫通電流をより少なくするように設定できるので、より低消費電力な出力回路を実現できる。

[0135]

(第8の実施の形態)

図9は第8の実施の形態を示す回路図であり、図7と共通の要素には同一の符号が付されている。第8の実施の形態は、上記第5の実施の形態、第6の実施の形態、または第7の実施の形態において、各MOSトランジスタを酸化膜で完全に分離されたシリコン領域に形成したものであって、SOI構造(Sillicon On Insulator)のトランジスタを用いて構成される。

[0136]

本実施の形態のレベル変換回路 1 1, 1 2 は, 図 6 に示した回路構成からなる レベル変換回路 1 1 c を採用するものとする。

[0137]

図1,または図7におけるバルクCMOSでのウエル領域(サブストレート)は、SOI構造ではボディ領域と呼ばれ、完全空乏型SOIでは、通常ボディはフローティング状態にして、3端子トランジスタとして表現される。また、部分

空乏型SOIではボディはフローティング状態にして用いる場合と、バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合がある。バルクCMOSと同様にボディをソースまたは電源レベルと接続する場合は図8に示した第7の実施の形態と同一に構成できる。図9はボディをフローティング状態にして用いる場合を示す。

[0138]

(第8の実施の形態の動作)

回路動作は上記第5の実施の形態、および第6の実施の形態と同じである。

上記第1,または第5の実施の形態の説明において、バルクCMOSの各PMOSトランジスタ、および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧は高電圧レベル(VDD)よりも大きく設定されていることを説明した。SOI構造のウエハは表面のシリコン層の下に100~500nm程度の厚さの酸化膜が埋め込み酸化膜として形成されて、各トランジスタの形成領域は互いに同程度の平面寸法の酸化膜で分離されている。したがって、バルクCMOSの各PMOSトランジスタ、および各NMOSトランジスタを形成する拡散領域とサブストレート間のpn接合の逆バイアス耐圧に相当する分離酸化膜の耐圧は少なくとも10V以上の耐圧が確保されている。

[0139]

(第8の実施の形態の効果)

第8の実施の形態においては第4の実施の形態と同様な効果を有する3ステート出力回路を構成できる。また、メインバッファ回路20、および40の各ゲートは各々、異なる信号によって駆動されるので、そのタイミングを調整することにより、貫通電流をより少なくするように設定できるので、より低消費電力な出力回路を実現できる。

[0140]

(第9の実施の形態)

図10~図12は第9の実施の形態を示す回路図であり、図9と共通の要素に は同一の符号が付されている。

第9の実施の形態は,上記第8の実施の形態において,メインバッファ回路2

0,および40の各トランジスタのオン,およびオフのタイミングを調整するために遅延調整回路を付加した構成とした。図12に示す第9の実施の形態は図9に対して、制御回路50のインバータ59の出力とメインバッファ回路40のNMOSトランジスタ42のゲートとの間に遅延調整回路(DLY1)110を挿入し、制御回路50のインバータ55の出力とメインバッファ回路40のPMOSトランジスタ41のゲートとの間に遅延調整回路(DLY1)111を挿入し、プリバッファ回路30の出力とメインバッファ回路20のPMOSトランジスタ21のゲートとの間に遅延調整回路(DLY2)121を挿入し、レベル変換器12の出力OUTとメインバッファ回路20のNMOSトランジスタ22のゲートとの間に遅延調整回路(DLY2)120を挿入した。

[0141]

遅延調整回路DLY1の構成を図10に示す。

入力INはインバータ81と2入力NOR回路85の第1の入力に接続される。インバータ81の出力は2入力NOR回路82の第1の入力に接続される。2入力NOR回路82の出力はインバータ83の入力および2入力NOR回路85の第2の入力に接続される。2入力NOR回路85の出力はインバータ86,87,およびNMOSトランジスタ88,89にて構成される遅延回路に入力され,その遅延回路の出力は2入力NOR回路82の第2の入力に接続される。インバータ83の出力はインバータ84の入力に接続され,インバータ84の出力は出力OUTに接続される。上記各インバータ,および2入力NOR回路は低電圧レベル(VCC)とグランドレベルの電源電圧によって動作する。NMOSトランジスタ88,89の各ソース,ドレインはグランドレベルに接続される。NMOSトランジスタ888,89の各ソース,ドレインはグランドレベルに接続される。NMOSトランジスタ89はインバータ89の負荷容量として付加され遅延時間を増加させる。

[0142]

遅延調整回路DLY2の構成を図11に示す。

入力INは高電圧レベル (VDD) と低電圧レベル (VCC) との間の振幅を 有する信号であって、インバータ200と2入力NAND回路240の第1の入 力に接続される。インバータ200の出力は2入力NAND回路210の第1の 入力に接続される。 2入力NAND回路210の出力はインバータ220の入力および2入力NAND回路240の第2の入力に接続される。 2入力NOR回路240の出力はインバータ250, 260, およびNMOSトランジスタ270, 280にて構成される遅延回路に入力され, その遅延回路の出力は2入力NAND回路210の第2の入力に接続される。インバータ220の出力はインバータ230の入力に接続され、インバータ230の出力は出力OUTに接続される。上記各インバータ, および2入力NAND回路は高電圧レベル(VDD)と低電圧レベル(VCC)の電源電圧によって動作する。NMOSトランジスタ270, 280の各ソース, ドレインは低電圧レベル(VCC)に接続される。NMOSトランジスタ270はインバータ250の負荷容量として、NMOSトランジスタ280はインバータ260の負荷容量として付加され遅延時間を増加させる。

[0143]

(第9の実施の形態の動作)

図10の遅延調整回路DLY1の回路動作について説明する。まず,入力INがグランドレベルのとき,インバータ81により2入力NOR回路82の出力はグランドレベルになる。2入力NOR回路85の出力は入力が共にグランドレベルであるので低電圧レベル(VCC)になる。したがって,インバータ86,87を介して2入力NOR回路82の入力は共に低電圧レベル(VCC)になり,入力INの信号がラッチされる。出力OUTはインバータ83,84を介してグランドレベルになる。

[0144]

次に、入力INがグランドレベルから低電圧レベル(VCC)になると、2入力NOR回路85の出力がグランドレベルになるとともにインバータ81の出力がグランドレベルになる。2入力NOR回路82はインバータ86、87を介して遅延された信号が入力されてから出力に低電圧レベル(VCC)を出力する。インバータ83、84を経由して出力OUTは低電圧レベル(VCC)になる。

[0145]

次に、入力INが低電圧レベル(VCC)からグランドレベルになると、イン

バータ81の出力が低電圧レベル(VCC)になり、2入力NOR回路82はグランドレベルになる。インバータ83、84を経由して出力OUTはグランドレベルになる。2入力NOR回路85は2入力NOR回路82の出力を受けて低電圧レベル(VCC)になる。したがって、立ち下がり遅延時間が速く、立ち上がり遅延時間が遅い遅延調整回路として動作する。

[0146]

図11の遅延調整回路 DLY 2の回路動作について説明する。

まず、入力INが低電圧レベル(VCC)のとき、インバータ200の出力は高電圧レベル(VDD)になり、2入力NAND回路240の出力は高電圧レベル(VDD)になる。インバータ250、260を介して2入力NAND回路210の出力は共に高電圧レベル(VDD)になり、2入力NAND回路210の出力は入力が共に高電圧レベル(VDD)であるので低電圧レベル(VCC)になる。したがって、2入力NAND回路240の入力は共に低電圧レベル(VCC)になって、入力INの信号がラッチされる。出力OUTはインバータ220、230を介して低電圧レベル(VCC)になる。

[0147]

次に、入力INが低電圧レベル(VCC)から高電圧レベル(VDD)になると、インバータ200の出力が低電圧レベル(VCC)になり、2入力NAND回路210の出力は高電圧レベル(VDD)になる。インバータ220、230を経由して出力OUTは高電圧レベル(VDD)になる。2入力NAND回路240は2入力NAND回路210の出力を受けて低電圧レベル(VCC)になる

[0148]

次に、入力INが高電圧レベル(VDD)から低電圧レベル(VCC)になると、2入力NAND回路240の出力が高電圧レベル(VDD)になるとともにインバータ81の出力が高電圧レベル(VDD)になる。2入力NAND回路210はインバータ250、260を介して遅延された信号が入力されてから出力に低電圧レベル(VCC)を出力する。インバータ220、230を経由して出力OUTは低電圧レベル(VCC)になる。したがって、立ち下がり遅延時間が

遅く、立ち上がり遅延時間が速い遅延調整回路として動作する。

[0149]

次に、図12の出力回路の回路動作について説明する。図9に示した回路と動作はほぼ同じであり、遅延調整回路を付加したことによる違いについて説明する

[0150]

入力データ端子51がグランドレベル、イネーブル端子52が低電圧レベルであるとき、ノードN1、N2、N3、N4はそれぞれ高電圧レベル(VDD)、高電圧レベル(VDD)、低電圧レベル(VCC)になる。次に入力データ端子51がグランドレベルから低電圧レベル(VCC)になる。次に入力データ端子51がグランドレベルから低電圧レベル(VCC)になると、遅延調整回路DLY1の立ち下がり遅延時間は速く設定してあるので、遅延調整回路110の出力であるノードN4、および遅延調整回路111の出力であるノードN3がグランドレベルになる。その後、遅延調整回路DLY2の立ち下がり遅延時間は遅く設定してあるので、遅延調整回路120の出力であるノードN2、および遅延調整回路121の出力であるノードN1が低電圧レベル(VCC)になる。したがって、メインバッファ回路40のNMOSトランジスタ42がオフし、メインバッファ回路40のPMOSトランジスタ41がオンした後、メインバッファ回路20のPMOSトランジスタ21がオンして出力OUTは高電圧レベル(VDD)になる。

[0151]

次に入力データ端子51が低電圧レベル(VCC)からグランドレベルになると、遅延調整回路DLY2の立ち上がり遅延時間は速く設定してあるので、遅延調整回路120の出力であるノードN2、および遅延調整回路121の出力であるノードN1がまず高電圧レベル(VDD)になる。その後、遅延調整回路DLY1の立ち上がり遅延時間は遅く設定してあるので、遅延調整回路110の出力であるノードN4、および遅延調整回路111の出力であるノードN3が低電圧レベル(VCC)になる。したがって、メインバッファ回路20のPMOSトランジスタ21がオフしメインバッファ回路20のNMOSトランジスタ22がオ

ンしてした後、メインバッファ回路40のPMOSトランジスタ42がオフし、 メインバッファ回路40のNMOSトランジスタ41がオンして出力OUTはグ ランドレベルになる。

[0152]

第9の実施の形態によれば出力段のトランジスタのオン,およびオフのタイミングを調整したので、トランジスタ21,71,72,42を経由して流れる貫通電流をより少なくでき、より低消費電力な出力回路を実現できる。

[0153]

以上,添付図面を参照しながら本発明にかかる半導体集積回路の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。

[0154]

例えば、上記実施の形態においては、CMOSインバータ回路によりメインバッファ回路20、40が各々構成されているが、本発明はこれに限定されない。例えば、図1のメインバッファ回路20を高電圧電源と低電圧電源間にて動作する2入力NAND回路20に、メインバッファ回路40を低電圧電源とグランド間にて動作する2入力NAND回路40に置換えて、出力レベルを固定する信号(以下、固定信号という。)、およびそのレベル変換した信号をそれぞれ2入力NAND回路20、40に入力するように構成することが可能である。固定信号をグランドレベルにするとノードN5は高電圧レベルになり、ノードN6は低電圧レベルになり出力OUTは高電圧レベルに設定することができ、テスト時の出力レベルの設定が容易になる。なお、固定信号が低電圧レベルのときは第1の実施の形態と同様である。すなわち、メインバッファ回路20は、高電圧レベル(VDD)と低電圧レベル(VCC)との間の振幅を有する信号を出力する論理回路であって、メインバッファ回路40は、低電圧レベル(VCC)とグランドレベルの振幅を有する信号を出力する論理回路であって、過電圧保護回路70にそれぞれ出力信号を供給するように構成してもよい。

[0155]

また,プリバッファ回路30,および制御回路50のインバータ55,59は メインバッファ回路20,または40を駆動するための回路であって,省略して も追加してもよい。

[0156]

第5~第9の実施の形態ではCMOS回路50の出力信号をレベル変換回路1 1,12に入力する構成について説明したが、データ信号、およびイネーブル信 号をそれぞれレベル変換した後に制御信号を生成するプリバッファ回路を構成し てメインバッファ回路20を駆動するようにしても動作が損なわれることはない

[0157]

また、MOSトランジスタに接続される低電圧電源を個別に異なる低電圧電源 、またはバイアス回路に接続することによりトランジスタのオン抵抗を調節する ことができ、ゲート幅、またはゲート長の設定に自由度を持たせることも可能と なる。

[0158]

以上,3 Vと1.8 Vの2電源を前提に説明したが,0.1 μ m世代のデバイスでは,ゲート酸化膜耐圧が1.3 V程度になることが予想され,高電圧が1.8 V,低電圧が1.0 Vというような組み合わせで本発明を適用することも可能である。

[0159]

【発明の効果】

以上説明したように、本発明によれば、上記各トランジスタのゲート酸化膜には静的に低電圧レベルを超える電位が加わらないため、許容ゲート酸化膜耐圧が高電圧電源レベルよりも低いMOSトランジスタのみで構成できる。さらに、従来技術(図13~図15)の出力段の構成に対して、第1のバッファ回路の第1のNチャネル型MOSトランジスタ、および第2のバッファ回路の第2のPチャネル型MOSトランジスタを付加したので、より高速に動作することが可能になり、さらに、出力信号OUTの変化時にかかる過電圧保護回路の第3のPチャネ

ル型MOSトランジスタ、および第3のNチャネル型MOSトランジスタのソースードレイン間電圧を小さくできる。

[0160]

さらに、本明細書で説明したさまざまな応用例を適用することにより、さらなる優れた効果を得ることが可能である。

【図面の簡単な説明】

【図1】

第1, 第2の実施の形態にかかる出力回路の説明図である。

【図2】

図1の出力回路に用いられるレベル変換回路の説明図である。

【図3】

第3の実施の形態にかかる出力回路の説明図である。

【図4】

図3の出力回路に用いられるレベル変換回路の説明図である。

【図5】

第4の実施の形態にかかる出力回路の説明図である。

【図6】

図5の出力回路に用いられるレベル変換回路の説明図である。

【図7】

第5,第6の実施の形態にかかる出力回路の説明図である。

【図8】

第7の実施の形態にかかる出力回路の説明図である。

【図9】

第8の実施の形態にかかる出力回路の説明図である。

【図10】

遅延調整回路DLY1の構成を示す説明図である。

【図11】

遅延調整回路DLY2の構成を示す説明図である。

【図12】

第9の実施の形態にかかる出力回路の説明図である。

【図13】

第1の従来技術にかかるレベル変換回路の説明図である。

【図14】

第2の従来技術にかかるレベル変換回路の説明図である。

【図15】

図14のレベル変換回路を用いた従来の出力回路の説明図である。

【符号の説明】


11 (11a, 11b, 11c) レベル変換回路(第1のレベル変換回


路)

12(11a, 11b, 11c) レベル変換回路(第2のレベル変換回


路)

- 20 メインバッファ回路(第1のバッファ回路)
- 21 PMOS (第1のPチャネル型MOSトランジスタ)
- 22 NMOS (第1のNチャネル型MOSトランジスタ)
- 30 プリバッファ回路(前置バッファ回路)
- 31 PMOS
- 32 NMOS
- 40 メインバッファ回路(第2のバッファ回路)
- 41 PMOS (第2のPチャネル型MOSトランジスタ)
- 42 NMOS (第2のNチャネル型MOSトランジスタ)
- 50 論理回路(制御回路部)
- 51 データ端子
- 53, 54, 55 インバータ
- 70 過電圧保護回路
- 71 PMOS (第3のPチャネル型MOSトランジスタ)
- 72 NMOS (第3のNチャネル型MOSトランジスタ)







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 高速に動作し、加えて負荷駆動能力の低下も抑えることの可能な半導体集積回路を提供する。

【解決手段】 第1の制御回路部50と、レベル変換回路11と、第1のバッファ回路20、第2のバッファ回路40、過電圧保護回路70とを備えた出力回路において、第1のバッファ回路の第1のNチャネル型MOSトランジスタ22、および第2のバッファ回路の第2のPチャネル型MOSトランジスタ41を付加した。これにより、より高速に動作することが可能になり、さらに、出力信号OUTの変化時にかかる過電圧保護回路の第3のPチャネル型MOSトランジスタ71、および第3のNチャネル型MOSトランジスタ72のソースードレイン間電圧を小さくできる。

【選択図】 図1

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社